Also published as:

EP0481454 (A: US5306938 (A:

EP0481454 (A:

EP0481454 (B'

### SEMICONDUCTOR DEVICE

Patent number:

JP4154173

**Publication date:** 

1992-05-27

Inventor:

SHIRAI KOJI

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H01L29/784

- european:

**Application number:** 


JP19900280202 19901017

Priority number(s):

#### Abstract of JP4154173

PURPOSE:To improve electrostatic surge resistance of a lateral MOSFET by forming a back gate region (in which its partial surface is a channel region) so as to be brought into contact with the part of the outer periphery of the drain region and to surround the drain region at a position separate therefrom.

CONSTITUTION: A first impurity diffused layer 11 for a P-type drain region is formed partly on the surface of a semiconductor substrate 10, and a second impurity diffused region 12 for leading a P<+> type drain electrode is formed in the region 11. A third impurity diffused layer 13 for an Ntype back gate region (in which its partial surface is a channel region) having higher impurity concentration than that of the substrate 10 is formed partly on the substrate 10 so as to surround the layers 11 and 12. If a high voltage electrostatic surge is input to a drain electrode D formed in contact with the layer 12, a surge current dispersively flows from the drain region toward a peripheral back gate region, the rise of the potential of the drain region is reduced so as to scarcely exceed the absolute resistance of a gate insulating film 15 and to improve an electrostatic surge resistance.



Data supplied from the esp@cenet database - Worldwide

### 19日本国特許庁(JP)

① 特許出願公開

#### 平4-154173 ⑫公開特許公報(A)

30Int. Cl. 5

識別記号

庁内整理番号

**63**公開 平成 4 年(1992) 5 月27日

H 01 L 29/784

8422-4M H 01 L 29/78 301

8422-4M

3 0 1

審査請求 未請求 請求項の数 4 (全7頁)

半導体装置 60発明の名称

> 顧 平2-280202 20特

平 2 (1990)10月17日 20出

白 井 浩 ᇹ 700発明

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

株式会社東芝 勿出

神奈川県川崎市幸区堀川町72番地

外3名 弁理士 鈴江 武彦 794代理

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- (1) 横型MOS FETが形成された半導体 装置において、上記模型MOS FETH.

第1導電型の半導体基板の表面の一部に形成さ れた第2導電型のドレイン領域用の第1の不純物 拡散層と、

この第1の不純物拡散層の領域内部に存在し、 この第1の不純物拡散層よりも基板表面から接合 面までの深さ方向の距離が浅く形成され、この第 1の不純物拡散層より高い不純物濃度を有する第 2 導電型のドレイン電極取り出し用の第2の不純 物拡散層と、

前記第1の不鈍物拡散層の外周の一部に接し、 前記第1の不純物拡散層および第2の不純物拡散 層を取り囲むように前記半導体基板の表面の一部 に形成され、上記半導体基板より高い不純物濃度 を有する第1導電型のバックゲート領域用の第3

の不純物拡散層と、

この第3の不純物拡散層が前記第1の不純物鉱 散層に接する領域内部に存在し、この第3の不純 物拡散層よりも基板表面から接合面までの深さ方 向の距離が減く形成され、前記第1の不純物拡動 層より高い不純物濃度を有する第2導電型のソー ス領域用の第4の不純物拡散層と、

この第4の不純物拡散層と前記第1の不純物拡 散層との間の前記第3の不純物拡散層の表面のチ + ネル領域上にゲート絶縁膜を介して形成された ゲート電極と、

前記第2の不純物拡散層にコンタクトして形成 されたドレイン電極と、

前記第3の不純物拡散層および第4の不純物拡 散層に共通にコンタクトして形成されたソース・ バックゲート共通電極

とを具備することを特徴とする半導体装置。

(2) 請求項1記載の半導体装置において、前 記半導体基板はシリコン単結晶基板であり、前記 ゲート絶録機は二酸化シリコン膜であることを特

後とする半導体装置。

- (3) 請求項1記載の半導体装置において、前記第1導電型の半導体基板は、第2導電型の半導体基板上で、第1導電型の半導体基板より高い不能物濃度を有する第1導電型の半導体領域により囲まれていることを特徴とする半導体装置。
- (4) 請求項3記載の半導体装置において、前記第2導電型の半導体基板上には請求項1記載の素子とは別の素子が形成されていることを特徴とする集積回路化された半導体装置。

## 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、個別半導体素子あるいは半導体集 積回路などの半導体装置に係り、特に半導体基板 上に形成される二重拡散型の模型MOS FET (絶録ゲート型電界効果トランジスタ)の構造に 関する。

(従来の技術)

一般に、二重拡散型のMOS FETを

は、ドレイン電極5 5 8 ににの静電性サージの第 5 8 ににのかかようののようののようののようののようののかが、 第 5 1 → チャンののは、 ドレインのののは、 ドレートのののののののののののののでは、 ドレートののでは、 アリカー ののでは、 アリカー をは、 アリカー できる は、 アリカー をは、 アリカー できる は、 アリカー できる はい アリカー できる はい アリカー には、 アリカー できる はいます の できる はい アリカー できる にいます にない アリカー できる はいます にない アリカー にな

(発明が解決しようとする課題)

上記したように従来の模型MOS FETは、 素子の静電サージ耐量(静電破壊電圧)が低いと いう問題がある。

本発明は、上記問題点を解決すべくなされたもので、その目的は、模型MOSFETの静電サージ耐量の向上を図り得る半導体装置を提供することにある。

C M O S (相補性 M O S) により構成する場合、 P チャネルM O S トランジスタまたは N チャネル M O S トランジスタのいずれか一方は模型 M O S F E T として構成している。

このような従来の模型MOS FETにおいて

#### [発明の構成]

(課題を解決するための手段)

本発明は、模型MOS .FETが形成された 半導体装置において、上記模型MOS FETは、 第1導電型の半導体基板の表面の一部に形成され た第2導電型のドレイン領域用の第1の不純物拡 散層と、この第1の不純物拡散層の領域内部に存 在し、この第1の不純物拡散層よりも基板表面か ら接合面までの葉さ方向の距離が浅く形成され、 この第1の不純物拡散層より高い不純物濃度を有 する第2導電型のドレイン電極取り出し用の第2 の不純物拡散層と、前記第1の不純物拡散層の外 周の一部に接し、前記第1の不純物拡散層および 第2の不純物拡散層を取り囲むように前記半導体 基板の表面の一部に形成され、上記半導体基板よ り高い不純物濃度を有する第1導電型のバックゲ - ト領域用の第3の不純物拡散層と、この第3の 不純物拡散層が前記第1の不純物拡散層に接する 領域内部に存在し、この第3の不純物拡散層より も基板表面から接合面までの深さ方向の距離が浅

(作用)

ドレイン領域の外周の一部に接し、これから 離れた位置でこれを取り囲むようにバックゲート 領域(一部の表面はチャネル領域となる。)が形成されているので、ドレイン電極に高電圧の静電 サージが入力した場合には、サージ電流がドイン 対域から周囲のバックゲート領域の方向に分数 して流れるので、ドレイン領域の電位の上昇が少 なくなり、この電位がゲート絶縁膜の絶縁耐量を

され、この第1の不純物拡散層11より高い不純 物濃度を有するP・型のドレイン電極取り出し用 の第2の不純物拡散層である。13は前記第1の 不純物拡散層11の外周の一部に接し、前記第1 の不純物拡散層11および第2の不純物拡散層 12を取り囲むように前紀半導体基板10の表 面の一部に形成され、上記半導体基板10より高 い不純物濃度を有するN型のバックゲート領域用 の第3の不純物拡散層である。14はこの第3の 不純物拡散層13が前記第1の不純物拡散層11 に接する領域内部に存在し、この第3の不純物拡 散層13よりも基板表面から接合面までの深さ方 向の距離が浅く形成され、前記第1の不純物拡散 **届11より高い不純物濃度を有する P ⁴ 型のソー** ス領域用の第4の不純物拡散層である。Gはこの 第4の不純物拡散層14と前記第1の不純物拡散 層11との間の前記第3の不純物拡散層13の表 面のチャネル領域CH上にゲート絶縁膜(例えば 二 酸 化 シ リ コ ン 膜 ; S i O ュ 膜 ) 1 .5 を 介 し て 形 成されたゲート電極である。Dは前記第2の不純

越え難くなり、ゲート絶縁膜の破壊、素子の静電 破壊が抑制される。

(実施例)

以下、図面を参照して本発明の実施例を詳細に説明する。

第1図は、第1実施例に係る個別半導体装置における機型のPチャネルMOSトランジスタの平面パターンを示しており、この機型のPチャネルMOSトランジスタの形成方法の一例を第2図(a)乃至(m)に示しており、第2図(m)は第1図中のX-X線に沿う新面構造を示している。

第1図および第2図(m)において、10は第 1 導電型(本例ではN型)の比較的低い不純物濃度を有するN・型の半導体基板(例えばシリコン単結晶基板)、11はこの半導体基板10の表型の一部に形成された第2導電型(本例ではP型)のドレイン領域用の第1の不純物拡散層である。 1 2はこの第1の不純物拡散層11よりも基板存在し、この第1の不純物拡散層11よりも基板

次に、上記したような模型の P チャネル M O S トランジスタの形成方法の一例について第 2 図 (a) 乃至 (m) を参照しながら簡単に説明する。まず、第 2 図 (a) に示すように、 N <sup>-</sup> 型シリコン基板 1 0 に対して 1 0 0 0 でのドライ酸化により表面に 0 . 1 μ m の絶縁膜 (S i O 2 ) 2 1 を形成する

次に、第2図 ( b ) に示すように、フォトエッチング法により表面にフォトレジストパターン 2 2 を形成し、イオン注入法により全面にP型不 能物のイオン(例えばポロンイオン B ) を注入する。

次に、第2図(c)に示すように、1200℃ の無処理によりボロンを拡散させ、 P 型のドレイ ン領域用の不純物拡散層11を形成する。

次に、第2図(d)に示すように、1000℃のスチーム酸化により表面に1.0 $\mu$ mの絶縁膜(SiO<sub>2</sub>)23を成長させる。

次に、第2図(e)に示すように、フォトエッチング法により前記絶縁襲23の一部を閉口する。

次に、第2図(f)に示すように、1000℃ のドライ酸化により上記開口部の表面に0.1 μmのゲート絶縁膜(SiO<sub>2</sub>)15を形成する。

次に、第2図(g)に示すように、 C V D (化学気相成長)法により基板全面にポリシリコン膜を O . 5 μ m の厚さに堆積した後、 フォトエッチング法により前記ポリシリコン膜をパターニングしてゲート電極 G を形成する。

次に、第2図(h)に示すように、フォトエッチング法により表面にフォトレジストパターン

上記したような第1実施例の模型のPチャネルMのSトランジスタによれば、レイン値ではなった、これから離れた位置ではなったが一ト領域ではながかートではなりにはなった場合には、サージの域11から周囲のバックゲート領域13の域11からのはようになり、ドレイン領域11

24を形成し、全面にイオン注入法により N 型不純物のイオン (例えばリンイオン P \* ) を注入する。

次に、第2図(i)に示すように、1200℃ の無処理によりリンを拡散させ、N型のバックゲート領域用の不純物拡散層13を形成する。

次に、第2図(j)に示すように、フォトエッチング法により表面にフォトレジストパターン25を形成し、イオン社入法により全面にボロンイオンB・を注入する。

次に、第2図(k)に示すように、 C V D 法により基板全面に層間絶縁膜(S i O 。) 1 6 を 1 . 0 µ m の厚さに堆積した後、1 0 0 0 ℃の無処理により、上記層間絶縁膜 1 6 のアニールおよびボロンの拡散を行い、P・型のドレイン電極取り出し用の不純物拡散層 1 2 とソース領域用の不純物拡散層 1 4 を形成する。

次に、第2図(g)に示すように、フォトエッチング法により前記層間絶繰験16の一部を閉口 してコンタクトホールを形成する。

の電位の上昇が少なくなり、この電位がゲート絶録 録 1 5 の絶録耐量を越え難くなり、ゲート絶録 膜 1 5 の破壊、素子の静電破壊が抑制される。

第3図および第4図は、それぞれ本発明の素子 を集積回路化した場合における横型のPチャネル - M O S トランジスタの断面構造を示している。

第 4 図は、 P ・ 型基板 4 0 上で N ・ 型埋め込み 番 4 1 により囲まれて深く形成された島状の N ・ 型の埋め込みエピタキシャル層 4 2 上に機型の P チャネルMOSトランジスタを形成したものであ る。即ち、 P ・ 型基板 4 0 上に深く形成された凸

おいては、P・型基板30、40上に上記模型の PチャネルMOSトランジスタとは分離されて別の素子が形成されている。

#### [発明の効果]

上述したように本発明の半導体装置によれば、模型MOS FETの静電サージ耐量の向上を図ることができる。因みに、従来例の模型MOS FETは、容量負荷がない場合の静電サージ耐量が~数百V程度しかなかったが、本発明の模型MOS FETは、千V以上の静電サージ耐量を実現できた。

#### 4. 図面の簡単な説明


第1 図は本発明の第1 実施例に係る模型の P チャネル M O S トランジスタの平面パターンを示す図、 第2 図(a)乃至(m)は第1 図中の M O S トランジスタの形成方法の一例を示す断面図、第3 図は本発明の第2 実施例に係る模型の P チャネル M O S トランジスタを示す断面図、第4 図は本発明の第3 実施例に係る模型の P チャネル M O S トランジスタを示す断面図、第5 図(a)および

状のN・型埋め込み層41の内部にN・型の埋め 込みエピタキシャル層42が形成され、このNi 型エピタキシャル層42上にドレイン領域用のP 型拡散層11が形成され、上記N^型エピタキシ + ル層 4 2 の 表面で上記 P 型拡散層 1 1 の 外周の 一部に接すると共に一部が上記N^型埋め込み層 41の内部に位置するようにチャネル領域・バッ ク ゲ ー ト 領 域 用 の N 型 拡 散 層 1 3 が 形 成 さ れ 、 こ のN型拡散層13に連なって前記P型拡散層11 を離れた位置で取り囲むように上記 N^型エピタ キシャル層42の表面の一部および N ・型埋め込 み層41の表面にバックゲート領域用のN型拡散 届13′が形成されている。なお、12はドレイ ン領域電極取り出し用の P \* 型拡散層、 1-4-はミントー ース領域用のP・型拡散層、15はゲート絶縁膜、 Gはゲート電極、Dはドレイン電極、S・Bはソ ース・バックゲート共通電極、16は層間絶縁襲、 35はバックゲート領域電極取り出し用の N・型 拡散層である。

なお、第3図および第4図に示した集積回路に


(b) は従来の模型のMOS FETの平面パターンおよびそのB-B線断面を示す図、第6図は第5図(b)の模型のMOS・FETに静電サージが入力した場合のサージ電流の流れを示す図である。

拡散層、41… N ・型埋め込み層、42 … 島状のN ・ 型の埋め込みエピタキシャル層。





出願人代理人 弁理士 鈴江武彦







第4図






第 2 数







\$6}image0001.TIF (776x1123x8)

골개특허특1999-0041054

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.* HIIL 29/78	(11) 공개번호 특1999-0041064 (43) 공개일자 1999년06월15일
(CI) 출원번호 (IC) 출원법자	10-1997-0061585 1937년 11월 20일
(71) 술원인	한국전자통신연구원
(77) 말명자	대전광역시 유성구 가정등 161번지 김종대
	대전광역시 유성구 전민동 엑스포아파트 405등 1002호
	김상기
	대전광역시 유성구 여운용 한빛마파트 136동 807호 남기수
	대천광역시 유성구 어운동 한빛아파트 138등 1502호
(74) 대리인	구진근 대전광 <b>역시 유성구 대운동 한빛마파</b> 트 116동 205호 김명섭, 대 <b>화익</b>
NABY 28	

# (서) 피-채널 마중확산 전력소자의 海運管機

11 7

본 말명은 필드 산화막으로서 TEOS 산화막을 행성한 (NSN) Pa채널 이중확산 고 전압 전력소자의 제조반 범플 제공한다.

본 발명에 (D로면, 증래의 고전**압 전력소자역 滿葉師 있어서 문제시되는 말드 산화막의 새부컨(Birs's** beek-)에 의한 드리프트 영역의 **확대를 받지하기 위해, 자중에서 형성이 가능한 TEOS 산화막을 형성하고,** 이 TEOO 산화막을 경사식각하여 길이가 **짧은 필드 산화탁을 형성하여** 드리프트 영역의 길이를 감소시켰 U.

[마리서, 본원 발명은 열산화법에 의해 월도산화학을 형성하는 증래의 기술에 비하여 드리프트 영역의 길 이를 감소시키는 동시에, 드리프트 영역에 주일된 봉순물의 외부확산이 방지되어 전력소자의 아무저항이 개건된CH.

4164

4

" MAH

3.24의 **경원로 설명** 

도 1은 종래의 이중 확산된 P-채널 고경향 경력소자의 단점도,

로 7도는 본 발명에 의한 P-채널 고견**암 경력소자의 단단도**,

도 3a 내지 도 3a는 본 발명에 의한 **무체념 고경합 전력소자의 제**조 공정을 순서대로 나타낸 공정 단면

5 4는 필드 산화막 형성 뒤 트리프로 영역해세지 불속을 상투는 나타낸 단면도,

도 5는 1,000S 가슴을 마용하며 필도 산화학을 계속하는 견핵소자와 TEOS 식각기술을 마용하며 필드 산화학 을 형성한 전력소자의 전류-전압 목성을 나타낸 고류후.

·도면의 주요 부분에 대한 부호의 설립》

1,21 : 開催 战争音音 20 : 기판 3.23 : 길은 바람 0.22 : P-베피출

4.24 : P-트리프트 영역

5,25 : 8-8

6.06 : 필드 산화막

7,27 : 개이트 산화막